Skip to content

Latest commit

 

History

History
154 lines (88 loc) · 3.79 KB

midreview.md

File metadata and controls

154 lines (88 loc) · 3.79 KB

模拟数字电路


数制与基本的逻辑

数制

常见进制:二进制,八进制,十进制,十六进制。(二进制在电路中用高低电平代表)

进制转化

十转二短除法,二转十反复乘2.二转八或十六分别三个四个一组进行转换。

误差不大于$$2^{-n}$$,小数位计算到n位即可,同时遵循四舍五入。

二进制的运算

无符号:加减乘法同十进制,除法0/1=0,1/1=1,0不能被除。

有符号:0为负数1为正数通常1是用补码进行计算。补码为与正数的原码相同为负数的原码数值位取反加一。

转换为十进制进行计算。

补码为负数时取反加一得到原码

溢出

只有符号位相同的数相加才有可能溢出。当进位与符号位相反时说明产生了溢出。

二进制代码

常见的二进制代码有十位BCD码,格雷码与ASCII码

基本逻辑运算

与或非,与非或非,异或同或。


逻辑代数

基本定律与恒等式

重点为吸收律和摩根律

代数运算基本规则

代入规则与反演规则

逻辑表达式的形式

  1. 与或式 $$ L=AB+CD $$

  2. 或与式
    $$ L=(A+B)(C+D)D $$

  3. 最小项,最大项
    
  4. 最小项表达式:最小项相或 $$ \sum m $$

  5. 最大项表达式:最大项相与 $$ \prod M $$

  6. 无关项:不影响目标电路结果可利用用以化简 $$ d$$

相同变量构成的最大项最小项互反。

逻辑图的代数化简法

  • 最简式:通常希望化简为与或式。

  • 并项法:$$ A+A^-=1 $$

  • 吸收法:运用吸收律

  • 消去法:运用吸收律

  • 配项法:A=A(B+B-)

逻辑图的卡诺图化简法

  • 通常化为最简与或式利用相邻项
  • 要化为最简或与式 先求L反的最简与或式,再用摩根律化为最简或与式/亦可利用互补关系。
  • 有无关项的化简,可以利用无关项进一步化简

组合逻辑电路

组合逻辑电路的分析

  1. 对照电路图写出逻辑表达式
  2. 化为最简
  3. 列出真值表
  4. 据2,3分析电路实际功能

组合逻辑电路的设计

  1. 抽象问题确定输入输出,列出真值表。
  2. 依真值表根据选用器材列出表达式。
  3. 化为最简式
  4. 连好电路完成设计

典型组合逻辑电路

编码器:将输入信号转化为二进制代码

普通编码器

优先编码器

译码器:将输入的二进制编码转化为目标输出信号
  • 2-4线译码器,3-8线译码器,4-16线译码器
  • 十进制译码器:将十进制BCD码转为10个状态输出。
  • 七段显示译码器:将4位BCD码译为七段码显示于屏幕。
数据分配器:将公共数据线上的数据根据需要送到不同的通道。

使用译码器实现数据分怕配功能(原二进制输入对应输出地址)

数据选择器:选择多个而信号源中的一路接入公共数据通道。

使用基本的二选一数据选择器可以实现大多数选择器。

数据选择器和数据分配器可以复用以构成数据传输系统。

数值比较器:比较数值大小。

主要思想先比较高位在比较低位。

加法器:进行基本的加法运算。
  • 半加器:不接受前项进位,与输入相加产生和产生进位。

  • 全加器:接受前项进位,与输入相加产生和以及进位。

  1. 串行加法器:一位一位加,得到进位后计算下一位。
  2. 超前进位加法器:将输入所有位全纳入迭代计算。
PLD可编程逻辑器件

圆点固定连通,叉可编程连通,没有标记的相交不连通。


锁存器与触发器